

swissbit®

Application Note

**AN2112de**

## **Signal Over- and Undershooting**

© Swissbit AG 2023

  Creative-Commons-Lizenz<sup>1</sup>

---

<sup>1</sup> Dieses Werk steht unter der Creative-Commons-Lizenz „Namensnennung 4.0 International“. Um eine Kopie dieser Lizenz zu sehen, besuchen Sie <http://creativecommons.org/licenses/by/4.0/>

## Inhaltsverzeichnis

|          |  |          |
|----------|--|----------|
| <b>1</b> | <b>Einleitung</b>                              | <b>2</b> |
| <b>2</b> | <b>Signal-Reflexionen</b>                      | <b>2</b> |
| <b>3</b> | <b>Leiterplattenentwurf</b>                    | <b>2</b> |
| <b>4</b> | <b>Gefahren durch Über- und Unterschwingen</b> | <b>5</b> |
| <b>5</b> | <b>Messtechnik</b>                             | <b>5</b> |
| <b>6</b> | <b>Zusammenfassung</b>                         | <b>5</b> |

## 1 Einleitung

Bussysteme wie die SD- und e.MMC-Schnittstelle, SATA oder PCIe bieten verschiedenartige Eigenschaften hinsichtlich Datenübertragungsraten und Konnektivität, unterliegen aber trotz ihrer langjährigen Verbreitung immer wiederkehrenden Herausforderungen beim Leiterplatten-Design. Eine dieser Herausforderungen ist die Signalreflexion, die Auswirkungen auf die Leistung und Zuverlässigkeit des gesamten Systems haben kann.

In diesem Artikel befassen wir uns mit Signalreflexionen bei Massenspeicherschnittstellen, mit besonderem Augenmerk auf Über- und Unterschwingen des Signals.

## 2 Signal-Reflexionen

Eine Signalreflexion tritt auf, wenn ein Signal auf eine Impedanzfehlanpassung entlang des Übertragungsweges trifft. Diese Impedanzfehl-anpassung kann durch verschiedene Faktoren hervorgerufen werden, wie z. B. Variationen der Leiterbahnimpedanz, Steckverbinder und Terminierung. Wenn ein Signal auf eine Impedanzfehl-anpassung trifft, wird ein Teil der Signalenergie zurück zur Quelle reflektiert. Diese reflektierte Energie kann das ursprüngliche Signal stören, was zu Verzerrungen und potenziellen Problemen der Signalintegrität führt.

Über- und Unterschwingen entstehen durch die Überlagerung des Nutzsignals mit einer Reflexion dieses Signals. Ein Überschwingen bezieht sich auf das Phänomen, dass die Spannung eines Signals kurzzeitig seine gewünschte Amplitude überschreitet, bevor sie sich auf den vorgesehenen Wert einpendelt. Von einem Unterschwingen spricht man hingegen, wenn die Spannung eines Signals unter den gewünschten Pegel abfällt, bevor sie wieder ihren richtigen Wert erreicht. Sowohl Über- als auch Unterschwingen können zu Signalverzerrungen führen und möglicherweise fehlerhafte Datenübertragungen oder sogar Fehlfunktionen des Systems verursachen. Abbildung 1 zeigt ein Beispiel für Über- und Unterschwingen auf der Datenleitung einer e.MMC.

Das Verständnis der Ursachen und Auswirkungen von Über- und Unterschwingungen ist entscheidend für die Entwicklung robuster und zuverlässiger Schnittstellen. Faktoren wie Impedanzfehl-anpassungen, Signalanstiegs- und -abfallzeiten und die Eigenschaften des Übertragungsmediums spielen alle eine Rolle für das Auftreten und die Schwere dieser Signalreflexionen. Durch die Identifizierung möglicher Quellen und Abschwächung dieser Reflexionen schon bei der Entwicklung des Schaltplans und des Leiterplatten-Layouts kann die allgemeine Signalintegrität verbessert, Datenfehler reduziert und die Leistung des Systems gesteigert werden.

## 3 Leiterplattenentwurf

Um eine robuste Signalintegrität zu gewährleisten und das Auftreten von Signalreflexionen zu minimieren, ist es wichtig, geeignete Leiterplatten-Designtechniken einzusetzen. Dies sind die wichtigsten Punkte:

- **Anpassung der Leiterbahnlängen:** Eine wirksame Technik zur Verbesserung der Signalqualität besteht darin, gleiche Leiterbahnlängen für alle Signale zu gewährleisten, die Teil desselben Busses sind. Dies trägt dazu bei, konsistente Ausbreitungsverzögerungen aufrechtzuerhalten.



Abbildung 1: e.MMC-Schnittstelle bei 1,8 V und 200 MHz (gelb: CLK, rot: DAT0) mit deutlichen Reflexionen auf DAT0. Ob diese Über- und Unterschwinger auch an der Eingangsstufe auftreten, kann jedoch nicht beurteilt werden.

ten und gleiche Ankunftszeiten zu erhalten. Hierdurch lassen sich zwar keine Signalreflexionen verhindern, jedoch werden bei Schnittstellen mit separatem Takt-signal (z. B. SD und e.MMC) so die Setup- und Hold-Zeiten sicher eingehalten. Zudem werden die Auswirkungen von Übersprechen minimiert. Bei der Abstimmung der Leiterbahnlängen sollten alle Signale des Busses weiterhin so weit wie möglich parallel geführt werden und nicht auf unterschiedlichen Wegen ihr Ziel erreichen.

- Impedanzkontrolle und Terminierung: Die Aufrechterhaltung einer konsistenten Impedanz entlang der Übertragungsleitungen ist entscheidend für die Minimierung von Signalreflexionen. Dies erfordert eine sorgfältige Auswahl der Leiterbahnbreite und des Lagenaufbaus. Eine Impedanzanpassung zwischen dem Treiber, dem Empfänger und der Übertragungsleitung vermeidet die Wahrscheinlichkeit von Signalreflexionen an den Verbindungsstellen.

Während die Schnittstellen im Host und im Speichermedium üblicherweise bereits korrekt terminiert sind und die Impedanz der Treiber oft auch konfigurierbar ist, ist hier das Hauptaugenmerk auf Switches, Buffer und Pegelwandler zu legen, die





Abbildung 2: ESD-Schutz für eine SD-Karte (oben: kapazitive Last auf Signalleitung beeinträchtigt die Signalqualität, unten: empfohlene Schaltung). Der Serienwiderstand dämpft sowohl Reflexionen als auch ESD-Pulse.

im Signalpfad platziert werden und oft hochohmige Eingänge haben. Auch ein ESD-Schutz oder ein EMI-Filter kann durch seine Kapazitäten starke Reflexionen verursachen. Als ESD-Schutz empfehlen sich daher primär Dioden mit geringer Kapazität in Kombination mit niederohmigen Serienwiderständen statt dem Einsatz von Kondensatoren wie in Abbildung 2 dargestellt.

- Minimierung von Durchkontaktierungen: Durchkontaktierungen führen oft zu lokalen Impedanzfehlanspassungen und damit zu Signalreflexionen. Die Anzahl von Durchkontaktierungen ist daher auf das absolut nötige Minimum zu reduzieren, insbesondere bei Hochgeschwindigkeitssignalpfaden. Wenn Durchkontaktierungen erforderlich sind, sollten zumindest für NVMe impedanzkontrollierte Durch-

kontaktierungen verwendet werden, um die Signalintegrität zu gewährleisten. Die Referenz-Plane ist dabei auch zu berücksichtigen und darf nicht unterbrochen werden.

- Geeignete Referenz-Plane:  
Eine durchgängige Referenz-Plane unter den Signalbahnen ist erforderlich, um die Leitungsimpedanz konstant zu halten, elektromagnetische Störungen zu vermeiden und einen impedanzarmen Rückstrompfad für die Signale zu sichern. Sie verringert die Wahrscheinlichkeit von Übersprechen.
- Vermeiden von Stichleitungen:  
Stichleitungen, d. h. Verzweigungen im Signalweg, verursachen Signalreflexionen. Sie entstehen oft beim Anschluss von weiter entfernten Test-Punkten oder Pull-Up-Widerständen. Diese sollten daher vermieden oder so kurz wie möglich gehalten werden. Testpads sollten sich direkt neben der Leiterbahn befinden oder in diese integriert sein. Pull-Up-Widerstände sollten so nah wie möglich an die Signalleitungen herangeführt werden. Da Pull-Up-Widerstände eine wesentlich größere Impedanz als die Leitung haben, ist die vom Widerstand selbst verursachte Reflexion viel geringer als die von einer längeren Stichleitung zum Widerstand. Abbildung 3 zeigt verschiedene Möglichkeiten, den benötigten Pull-Up-Widerstand an die Signalleitungen einer eMMC oder SD-Karte anzuschließen.
- Vermeiden von Steckverbindern:  
Jeder Steckverbinder stellt eine Stelle mit einem Impedanzsprung dar und kann zu Signalreflexionen führen. Die Minimierung der Verwendung von Steckverbindern im Signalpfad trägt dazu bei, die Wahrscheinlichkeit von Impedanzfehlpassungen zu verringern und die Signalintegrität insgesamt zu verbessern. Wenn Steckverbinder erforderlich sind, sollten impedanzangepasste Steckverbinder verwendet werden.




Abbildung 3: Drei Möglichkeiten, einen Pull-Up-Widerstand an eine Signalleitung anzuschließen. Oben: Ungünstiges Design, Reflexionen sind zu erwarten. Mitte und unten: Bessere Lösungen

Durch die Einbeziehung dieser Leiterplatten-Design-Praktiken können Signalreflexionen und die daraus resultierenden Über- und Unterschwinger erheblich reduziert werden. Die spezifischen Designüberlegungen können je nach Bussystem und dessen Betriebsparametern variieren. Um eine optimale Signalintegrität zu gewährleisten, wird eine Validierung des Entwurfs mit Simulationen und Tests empfohlen.

## 4 Gefahren durch Über- und Unterschwingen

Swissbit erhält häufig Kundenanfragen zum Über- und Unterschwingen bei SD, e.MMC und SATA. Meist besteht die Besorgnis, dass es durch die mit einem Oszilloskop beobachteten Signalverläufe zu Schäden am Controller des Speichermediums oder am Host-Chipsatz kommt. Um es vorwegzunehmen: Bisher ist bei Swissbit kein Fall bekannt, bei dem es zu einem solchen Schaden kam.

Grundsätzlich besteht die Gefahr, bei starkem Über- oder Unterschwingen durch *Hot-Carrier* den Halbleiter zu beschädigen. Jedoch sind dazu wesentlich höhere Spannungen nötig, als sie im Allgemeinen bei fehlerhafter Anpassung auftreten. Durch die integrierten ESD-Schutzdioden an den Signaleingängen können schädliche Überspannungen abgebaut werden. Zwar können die Schutzdioden nur einen begrenzten Strom abführen, ohne selbst thermisch oder durch Elektromigration Schaden zu nehmen, jedoch bringen typische Über- oder Unterschwingen nicht die dafür nötige Energie mit. Die Angabe der maximal und minimal zulässigen Spannungen im Datenblatt bezieht sich daher auf den normalen Signalpegel ohne die Überlagerung des reflektierten Anteils.

Auch der gefürchtete Latch-Up-Effekt tritt heute nicht mehr auf, da die Eingangsstufen entsprechend gehärtet sind.

Die eigentliche Gefahr durch Über- und Unterschwingen ist daher eher der nicht-zerstörerische Effekt: Überschreitet die Signalspannung die Schwellwertspannung, ab der die Diode in Durchlassrichtung signifikant zu leiten beginnt, wird die Über- oder Unterspannung direkt in die Spannungsversorgung des Bausteins – in diesem Fall in den Controller des Speichermediums – eingeleitet. Da sich im Inneren nur sehr kleine elektrische Kapazitäten befinden, können diese die Störungen oft nur unzureichend dämpfen. Als Folge kann es zu Jitter, Noise und Timing-Problemen bei benachbarten Ausgangs-Treibern kommen. In besonders schweren Fällen kommt es zu Fehlern in der CPU oder im RAM. Entsprechend

könnte es zu Fehlfunktionen des Speichermediums und auch zu Datenverlust kommen.

## 5 Messtechnik


Das grundsätzliche Problem mit Über- oder Unterschwingen ist, dass sie sich nicht einfach messen lassen. Relevant für die oben genannten Probleme ist nur der Signalverlauf direkt an der Eingangsstufe des Controllers. Jedoch kann man nicht direkt am Pad des Silizium-Dies messen. Die erste Stelle, die typischerweise mit einer Messspitze erreicht werden kann, ist die Leiterbahn oder ein Testpad direkt neben dem BGA-Gehäuse des Controllers.

Von dort sind es einige Millimeter bis zur Lötkegel, dann folgt ein Stück Leiterbahn auf dem Substrat innerhalb des Gehäuses, ein Via durch das Substrat, ein Stück Bonddraht und letztendlich landet der Bonddraht auf dem Pad des Dies. Jeder dieser Übergänge stellt einen Impedanzsprung dar, an dem ein kleiner Teil des Signals reflektiert wird. Theoretisch müsste daher die Sonde direkt auf das Pad gesetzt werden, um die Existenz und die Amplitude einer problematischen Über- oder Unterschwingung nachzuweisen. 'Theoretisch' deshalb, da das Aufsetzen der Sonde ebenfalls einen Impedanzsprung verursacht. In Abbildung 4 ist der Querschnitt eines typischen Controllers mit den Signalpfaden im BGA-Gehäuse dargestellt.

Durch das Messen des Signalverlaufs auf der Leiterplatte lässt sich somit kein Über- oder Unterschwingen an der jeweiligen Eingangsstufe nachweisen. Dennoch sind solche Messungen geeignet, um die Amplitude und die Flankensteilheit zu überprüfen und gegebenenfalls im Sender zu justieren. Abbildung 5 zeigt eine solche Kontrollmessung an der SATA-Schnittstelle.

## 6 Zusammenfassung

Über- oder Unterschwingen auf den Signalleitungen führen im Allgemeinen nicht zu Schäden am Halbleiter. Jedoch können sie Fehlfunktionen in der Schaltungslogik verursachen,



Leiterplatten-Designregeln in Abschnitt 3 beachtet, sind keine Signalprobleme und störende Einflüsse auf den sicheren Betrieb des Speichermediums zu erwarten.

Abbildung 4: Querschnitt eines Controllers im BGA-Gehäuse. Wird die Signalqualität nah am Gehäuse gemessen, ist der Weg zum Pad noch weit und enthält mehrere Impedanzänderungen, die Reflexionen verursachen können. Daher kann keine gesicherte Aussage zum Signalverlauf am Pad getroffen werden.

die durchaus zu Datenverlust und anderen Störungen führen können.

Da sich Über- oder Unterschwinger messtechnisch nur schwer nachweisen lassen, gilt für Signalleitungen die Goldene Regel, nur so stark zu treiben wie nötig und so schwach zu treiben wie möglich. Dies kann mit der Flankensteilheit bzw. der Anstiegszeit auch gut messtechnisch überprüft werden. Zudem führt die Senkung der Treiberstärke zu einem geringeren Energieverbrauch und weniger elektromagnetischen Störungen.

Wurden darüber hinaus auch die




Abbildung 5: Augendiagramm eines 6 GHz SATA-III-Signals, gemessen nahe des Empfängers (oben mit Polaritätswechsel, unten ohne). Minimale Reflexionen und keine unnötig hohe Amplitude.

## Kontaktieren Sie uns

|                              |  |  |
|------------------------------|--|--|
| <b>Hauptsitz</b>             | <b>Swissbit AG</b><br>Industriestraße 4<br>9552 Bronschhofen<br>Schweiz  | Tel. +41 71 913 03 03<br>sales@swissbit.com      |
| <b>Deutschland (Berlin)</b>  | <b>Swissbit Germany AG</b><br>Bitterfelder Straße 22<br>12681 Berlin<br>Deutschland  | Tel. +49 30 936 954 0<br>sales@swissbit.com      |
| <b>Deutschland (München)</b> | <b>Swissbit Germany AG</b><br>Leuchtenbergring 3<br>81677 München<br>Deutschland   | Tel. +49 30 936 954 400<br>sales@swissbit.com    |
| <b>Nord- und Südamerika</b>  | <b>Swissbit NA Inc.</b><br>238 Littleton Road, Suite 202B<br>Westford, MA 01886<br>USA                                       | Tel. +1 978-490-3252<br>salesna@swissbit.com     |
| <b>Japan</b>                 | <b>Swissbit Japan Co., Ltd.</b><br>CONCIERIA Tower West 2F<br>6-20-7 Nishishinjuku<br>Shinjuku City, Tokyo 160-0023<br>Japan | Tel. +81 3 6258 0521<br>sales-japan@swissbit.com |
| <b>Taiwan</b>                | <b>Swissbit Taiwan</b><br>3F., No. 501, Sec.2, Tiding Blvd.<br>Neihu District, Taipei City 114<br>Taiwan, R.O.C.             | Tel. +886 912 059 197<br>salesasia@swissbit.com  |
| <b>China</b>                 | <b>Swissbit China</b>  | Tel. +886 958 922 333<br>salesasia@swissbit.com  |

**Disclaimer:**

The information in this document is subject to change without notice. Swissbit AG ("SWISSBIT") assumes no responsibility for any errors or omissions that may appear in this document, and disclaims responsibility for any consequences resulting from the use of the information set forth herein. SWISSBIT makes no commitments to update or to keep current information contained in this document. The products listed in this document are not suitable for use in applications such as, but not limited to, aircraft control systems, aerospace equipment, submarine cables, nuclear reactor control systems and life support systems. Moreover, SWISSBIT does not recommend or approve the use of any of its products in life support devices or systems or in any application where failure could result in injury or death. If a customer wishes to use SWISSBIT products in applications not intended by SWISSBIT, said customer must contact an authorized SWISSBIT representative to determine SWISSBIT willingness to support a given application. The information set forth in this document does not convey any license under the copyrights, patent rights, trademarks or other intellectual property rights claimed and owned by SWISSBIT.

ALL PRODUCTS SOLD BY SWISSBIT ARE COVERED BY THE PROVISIONS APPEARING IN SWISSBIT'S TERMS AND CONDITIONS OF SALE ONLY, INCLUDING THE LIMITATIONS OF LIABILITY, WARRANTY AND INFRINGEMENT PROVISIONS. SWISSBIT MAKES NO WARRANTIES OF ANY KIND, EXPRESS, STATUTORY, IMPLIED OR OTHERWISE, REGARDING INFORMATION SET FORTH HEREIN OR REGARDING THE FREEDOM OF THE DESCRIBED PRODUCTS FROM INTELLECTUAL PROPERTY INFRINGEMENT, AND EXPRESSLY DISCLAIMS ANY SUCH WARRANTIES INCLUDING WITHOUT LIMITATION ANY EXPRESS, STATUTORY OR IMPLIED WARRANTIES OF MERCHANTABILITY OR FITNESS FOR A PARTICULAR PURPOSE.

© 2023 SWISSBIT AG